9日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

平3-248240

動Int. C1.*
 歳別記号 庁内整理番号 ④公開 平成3年(1991)11月6日
 G 06 F 12/02 9/34 12/02 5 8 0 8841-5B 7927-5B G 06 F 9/36 3 3 0 B 審査請求 未請求 請求項の数 1 (全11頁)

の発明の名称マイクロコンピュータ

②出 願 平2(1990)2月26日

砂発明者 薮井 里佳砂発明者 三浦 勝己

回光 · 明 · 日本電気株式会社

⑩代 理 人 弁理士 内 原 晋

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内東京都港区芝 5 丁目33番 1 号 日本電気株式会社内東京都港区芝 5 丁日 2 番 1 号

東京都港区芝5丁目7番1号

+) オクセットランフ サカマットランフ リカマジアトンス ロー・326-ト

の沙帽と変色ないでかったひをあって2コををしまってです。

0~16年シナト 日昭~4日

実施例:シトリカロの14/タコロント

明細響

1. 発明の名称

マイクロコンピュータ

2. 特許請求の範囲

3. 発明の詳細な説明

〔産業上の利用分野〕

メモリのアドレッシングにセグメント方式を採 用したマイクロコンピュータに関する。

〔従来の技術〕

マイクロコンピュータ(以下、マイコンという) には、アクセスするメモリのアドレスを生成する ためにセグメント方式をとるものがある。

セグメント方式とは、アドレスがメモリ空間を 分割する任意のサイズであるセグメントの開始アドレスからのオフセットを位と、分せてアルスからのオフセットがあると、分せてアルスなり、メモリを住すると、から値とオフに位となったが重した位をです。のである。かなりである。は、1Mパパのメモリ空間をもくとでぶる。ないとのないないないないには、1Mパパのメールでは、1Mパパのメールでは、1Mパパのメールでは、1Mパパのメールでは、1Mパパのメールでは、1Mパパのないとはないとはないとないないとないないとないないとない。のは、1mののは、1mののは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mののないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないとは、1mのないには、1mのないとは、1mのないとは、1mのないとは、1mのないには、1mookunuxには、

特閒平3-248240 (2)

ら成っているとすると、セグメント値を4ビット ずらしてオフセット値と加算し物理アドレスを得るものである。

また、マイコンの有する命令セットにプリフィクス命令を含むものがある。プリフィクス命令は、演算命令や転送命令に前置することにより、命令の基本動作の一部を変更するための、いわば毎節命令である。例えば、メモリとレジスのセグメント・タを送命令において、メモリアドレスのセグメント・レジスタとで与えるためにプリフィクス命令(セグメント・オーバラィド・ブリフィクス命令)が設定される。

ここで対象とするマイコンは、セグメント方式 を採用し、セグメント・オーバライド・プリフィ クス命令を備えるものとする。

第3図は、セグメント方式を採用した従来のマイコン300である。ここで、第3図のマイコン300である。

マイコン300は、内部の各ユニットから出力

するためにBCU110に接続している外部バス 170とを有している。

また、マイクロシーケンサ部340は、マイク ロプログラム制御方式によりマイコン300内の 各ユニットに制御信号を出力するマイクロブログ ラム制御部141と、マイクロプログラム制御部 141から後述するレジスタ選択邸343に出力 されるレジスタ参照指示情報141-1,BCU . 1 1 0 に出力されるBCU制御情報 1 4 1 ー 2 / 演算部120に出力される演算部制御情報141 -3. PAU350に出力されるPA計算実行信 号141-4等の制御信号と、BCUllOから 銃み出した命令コードがブリフィクス命令である 場合にプリフィクス制御を行うブリフィクス制御 部142と、プリフィクス制御部142に続み込 まれたプリフィクス命令がセグメント・オーバラ イド・プリフィクス命令である協合にプリフィク ス制御部142から出力されるセグメント・オー パライド・プリフィクス信号142-1と、 セグメ ント・オーバライド・プリフィクス信号142-1

される制御信号を受信しバスの制御を行うパス制 御郎(以下、BCUと略寸)110と、BCU110 のパス制御により不図示のメモリからBCU110 内に従み込まれた命令コードを読み出しマイクロ プログラム制御方式で内部の各ユニットの処理動 作を制御するマイクロシーケンサ部340と、マ イクロシーケンサ部340から出力される演算部 制御情報141-3に基づきオフセット・アドレ スの計算を含む粒々の演算を行う演算部120と、 マイクロシーケンサ部340から出力されるPA 計算実行信号141-4により演算部120で計 算されたオフセット・アドレスを物理アドレスに「 変換計算(PA計算)しBCU110に出力する物 理アドレス計算部(以下、PAUと略す)350、 と、マイタロシーケンサ部340から出力される レジスタ指定情報343-1によりレジスタの内 容の読み出し、書き込み等が行われるレジスタ・ ファイル130と、BCUll0, 演算部1.20, レジスタ・ファイル130,PAU350を接続 している内部パスI60と、外部と内部とを接続

とマイクロプログラム制御部141から出力されるレジスタ診照指示情報141-1とBCU110から読み出される命令コードとを基にレジスタの選択を行うレジスタ選択部343と、レジスタ選択部343からレジスタ・ファイル130に出力されるレジスタ指定情報343-1とを備えている。

また、PAU350は、内部パス180を介して演算部120から出力されるオフセット・アドレスを読み込みラッチするオフセット・アドレス・ラッチ351と、レジスタ選択部343が出力するレジスタ指定情報343一1により内部パス180を介してレジスタ・ファイル130から出力されるセグメント・レジスタの内容を読み込みラッチするセグメント・アドレス・ラッチ351の内容とセグメント・アドレス・ラッチ351の内容とログメント・アドレス・ラッチ351の内容と加算し物理アドレスを生成。出力(PA計算処理)するPA計算処理部353とにより構成されている。

待開平3-248240(3)

次に、従来のセグメント方式によるセグメント 343にレジスタ参照指示情報141-1を出力・オーバライド・ブリフィクス命令を付随したメ する。レジスタ選択部343は、セグメント・モリ操作命令によるメモリ空間へのアクセスの処 オーバライド・プリフィクス信号142-1とレ理動作を第3図。第9図。第12図を用いて説明 ジスタ参照指示情報141-1と、セグメント・する。 オーバライド・プリフィクス命令の命令コードとを

なお、ノモリ空間はLMバイトとし、セグメント方式の採用においてセグメント・フドレス。オフセット・フドレスは共に16ビット、物理アドレスは20ビットとして説明する。

BCU110のバス制御により読み込まれたセ グメント・オーパライド・プリフィクス命令を付 随するメモリ操作命令は、マイクロシーケンサ部 340内に読み込まれる。

次に、プリフィクス制御部142は、読み込まれた命令にセグメント・オーバライド・プリフィクス命令があるため、セグメント・オーバライド・プリフィクス信号142-1をレジスタ選択部343に出力する。

一方、マイクロプログラム制御部 1 4 1 は、メモリ操作命令の制御を行うためにレジスタ選択部

する.

次に、PAU350内のPA計算処理部353は、マイクロプログラム制御部141から出力されるPA計算実行信号141-4を受信することにより、セグメント・アドレス・ラッチ352から出力されるセグメント・アドレスと、オフセット・アドレスとに対し、物理アドレスを生成すべくPA計算処理を行い、BCU110に出力する。このPA計算処理部353のPA計算処理は、第9図。第12図に示すように、16ビットのセグメント・アドレスの下位に 10000 (4ピット)を付加し20ビットとし、16ビットの物理アドレスを生成するものである。

BCUllOはこの物理アドレスを基にメモリ に対してアクセスを行う。

このように、IMバイトのメモリ空間のアクセスにおいて、第9回に示すようにセグメント・フ

343にレジスタ参照指示情報141-1を出力する。レジスタ選択部343は、セグメント・オーバライド・プリフィクス信号142-1とレジスタ参照指示情報141-1と、セグメント・オーバライド・プリフィクス命令の命令コードとを基に、所定のセグメント・レジスタを選択しレジスタ・ファイル130にレジスタ指定情報343-1を出力する。これにより、レジスタ・ファイル130からは所定のセグメント・レジスタの内容、つまりセグメント・アドレスが読み出され、内部バス160を介してPAU350内のセグメント・アドレス・ラッチ352にラッチされる。

一方、演算部120は、マイクロシーケンサ部340内のマイクロプログラム制御部141が出力する演算部制御情報141-3により、BCU110内に読み込まれた命令コードの一部を基にオフセット・アドレスを計算する。PAU350内のオフセット・アドレス・ラッチ351は、演算部120で生成され出力されるオフセット・アドレスを内部バス180を介して読み込みラッチ

ドレスを4ビットずらしてオフセット・アドレス と加算し、20ビットの物理アドレスを生成する。

ここでは1Mパイトのメモリ空間のアクセスについて述べたが、セグノント・アドレスとオフセット・アドレスを加算する際にセグメント・アドレスをずらすビット数の取り方により、アクセス可能な最大メモリ空間のサイズが変化する。例えば、第5図に示すようにセグメント・アドレスを8ビットずらしてオフセット・アドレスと加算し、24ビットの物理アドレスを生成すると、最大16Mパイトのメモリ空間を可能となる。

[発明が解決しようとする課題]

上述したように、従来のセグメント方式を採用したマイコンには、セグメント・アドレスとオフセット・アドレスを固定のビット数分だけずらして加算した結果を物理アドレスとして生成しているが、ずらすビット数を固定にしているため、最大メモリ空間のサイズも固定となる。よって、より大きなメモリ空間を必要とするシステムには使用できないという問題点がある。

特問平3-248240(4)

[護照を解決するための手段]

(实施例)

本発明の一実施例を説明する。

本実施例では、16Mバイトのメモリ空間の内 下位1Mバイトのアクセスにのみ有効なセグメン ト・レジスタと、16Mバイトの空間全てに有効

の演算を行う演算部120と、マイクロシーケンサ部140内から出力されるPA計算実行信号
141-4とセグメント・アドレス・セレクト信号
141-4とセグメント・アドレス・セレクト信号
号143-1によりオフセット・アドレスを物理
アドレスに変換計算(PA計算)するPAU150
と、マイクロシーケンサ部140から出力されるレジスタ指定情報143-2によりレジスタのために登録し、数算部120、アイル130と、BCU110、演算部120、レジスタ・ファイル130、PAU150を接続している外部にBCU110に接続している外部バス170とを有している。

また、マイクロシーケンサ部140は、マイクロプログラム制御方式によりマイコン100内の各コニットに制御信号を出力するマイクロプログラム制御部141と、マイクロプログラム制御部141から後述するレジスタ選択部143に出力されるレジスタ参照指示情報141-1,BCU

なセグメント・レジスタとの 2 強風のセグメント ・レジスタを有するものである。

第1図は、セグメント方式を採用し、前述した ような2種類のセグメント・レジスタを備えた、 本実施例のマイコン100である。

ここでは、上述した1Mバイト空間のアクセス にのみ有効なセグメント・レジスタをセグメント ・レジスタ A、16Mバイト空間全てのアクセス に有効なセグメント・レジスタをセグメント・レ ジスタBとして説明する。

ここで、第1図の構成を述べる。

マイコン100は、内部の各ユニットから出力される制御信号を受信しバスの制御を行うBCU110のバス制御により不図示のメモリからBCU110内に読み込まれた命令コードを読み出しマイクロブログラム制御方式で内部の各ユニットの処理動作を制御するマイクロシーケンサ部140と、マイクロシーケンサ部140から出力される演算部制御情報141-3に基づきオフセット・アドレスの計算を含む種々

演算部120に出力される演算部制御情報141 - 3. PAUI50に出力されるPA計算実行信 号141-4等の制御信号と、BCU110から 読み出した命令コードがブリフィクス命令である **場合にプリフィクス制御を行うプリフィクス制御** 部142と、プリフィクス制御部142に読み込 まれたプリフィクス命合がセグメント・オーパラ イド・プリフィクス命令である場合に出力される セグメント・オーバライド・プリフィクス選号 142-1と、セグメント・オーバライド・プリ フィクス信号142一1とマイクロプログラム制 御部141から出力されるレジスタ参照指示情報 141-1とBCV110から読み出される命令 コードを基にレジスタの選択を行うレジスタ選択 部143と、レジスタ選択部143からレジスタ ・ファイル130に出力されるレジスタ指定傾報 143-1と、レジスタ選択部143かちPAU 150に出力されるセグメント・フドレス・セレ クト供号143一2とを備えている。

また、PAU150は、内部バス160を介し

て演算部120から出力されるオフセット・アド レスを読み込みラッチするオフセット・アドレス。 ・ラッチしちしと、レジスタ選択部143が出力 するレジスタ指定情報143-1により内部パス 160を介してレジスタ・ファイル130から出 力されるセグメント・レジスタの内容を読み込み ラッチするセグメント・アドレス・ラッチ 1 5 2 と、セグメント・アドレス・セレクト信号143 - 2 によりセグメント・アドレス・ラッチ 1 5 2 から出力される内容の構成を変えて出力するセレ クター154と、マイクロプログラム制御部141 から出力されるPA計算実行信号141-4に従 いセレクター154から出力される値とオフセッ ト・アドレス・ラッチ 151の内容とを加算し物。 型フドレスを生成、出力(PA計算処理)するPA 計算処理部153とにより構成されている。

次に、本実施例におけるセグメント・レジスタ Aを使用したセグメント・オーバライド・プリフィクス命令を付随したメモリ操作命令によるメモリ空間へのアクセスと、セグメント・レジスク

る処理動作を述べる。

PAU150内のオフセット・アドレス・ラッチ151とセグメント・アドレス・ラッチ152 は、従来と同様にそれぞれオフセット・アドレス・セグメント・アドレスセラッチする。

次に、セグメント・アドレス・ラッチ152にラッチされたセグメント・アドレスは、セレクター154では、第10回に示すようにセグメント・アドレス・セレクト信号143-2='0'であるために、セグメント・アドレスの上位に '0000'(4セット)を付加した20ビットの値(第10回のの)が選択されPA計算処理部153は、マイクログラム制御部141から出力されるPA計算実行信号141-4に従い、セレクター154から出力される20ビットの内容と、オフセット・アドレス・ラッチ152から出力されるオフセット・アドレスと変第4回に示すように4ビットプラしで加算し物理アドレスを生成して、BCU

Bを使用したセグノント・オーバライド・プリフィクス命令を付随したメモリ操作命令によるメモリ空間へのアクセスの処理動作を説明する。なお、本実施例においては、セグノント・アドレスは16ビット、物理アドレスは24ビットとして説明する。

まず、セグメント・レジスタAを使用した場合 について、第1図。第4図。第10回を用いて説 明する。

本実施例におけるセグメント・レジスタAを使用したメモリ空間へのアクセスの処理動作で従来例の場合と異なる点は、レジスタ選択部 143はレジスタ・ファイル 130に対してレジスタ指定情報 143-1を出力し、更に、PAU 150内のセレクター 154に対しセグメント・アドレス・セレクト信号 143-2= '0' を所定の期間出力し、PAU 150における物理アドレスを生成する処理動作がこのセグメント・アドレス・セレクト信号 143-2に基づいて行われるという点である。

以下に、PAU150の物理アドレスを生成す

110に対し出力する。

次に、セグノント・レジスタ目を使用した場合 について、第1図、第5図、第10図を用いて説 明する。

本実施例におけるセグメント・レジスクBを使用したメモリ空間へのアクセスの処理動作でセグメント・レジスタAを使用した場合と異なる点は、以下の様な点である。

レジスタ選択部143は、セレクター154に対してセグメント・アドレス・セレクト信号143ー2= '1'を出力する。これにより、セレクター154では、第10回に示すようにセグメント・アドレスの下位に '0000'(4ピット)を付加した20ピットの値(第10回の国)が選択されたA計算処理部153に出力される。PA計算処理部153は、セレクター154から出力される20ピットの内容と、オフセット・アドレス・ラッチ152から出力されるオフセット・アドレスを第5回に示すように8ピットずらしで加算し物理アドレスを生成して、BCU110に対し出

力する.

上述したように本実施例のマイコンは、1 Mバイトのメモリ空間、16 Mバイトのメモリ空間のメモリ空間と、それぞれに対応したセグメント・レジスタ、セグメント・オーバライド・プリフィクス命令を有する。

次に、本発明の他の実施例を説明する。本実施例では前の実施例と同じく、セグノント方式を採用しているものである。更に、アドレス 0 番地から 1 M バイトまでのメモリ空間をアクセスするがは、カら 1 6 M バイトまでのメモリ空間をアクセスするのに有効なセグノント・レジスタ、アドレス 0 番地から 2 5 6 M バイトまでのメモリ空間をアクセスするのに有効なセグノント・レジスタ、…等の複数組のセグメント・レジスタを有するものである。

第2図は本実施例のマイコン200で、前述した種々のセグメント・レジスクのうち1Mバイト 空間に対し有効なセグメント・レジスタをセグメ

タCを使用した場合の処理動作を説明する。

なお、本実施例においては、セグメント・レジスタは16ビット、オフセット・アドレスは16 ビット、物理フドレスは28ビットとして説明する。

まず、セグメント・レジスタAを使用した場合 について、第2図、第6図、第11図を用いて説 明する。

本実施例におけるセグメント・レジスタAを使用したメモリ空間へのアクセスの処理動作で従来例、実施例1の場合と異なる点は、レジスタ選択部243はレジスタ・ファイル130に対してレジスタ指定情報243-1を出力し、更に、PAU150内のセレクター254に対しセグメント・アドレス・セレクト情報243-2='00'を所定の期間出力し、PAU150における物理アドレスを生成する処理動作がこのセグメント・アドレス・セレクト情報243-2に基づいて行われるという点である。

以下に、PAU150の物理フドレスを生成す

ント・レジスタA、16Mバイト空間に対し有効 なセグメント・レジスタをセグメント・レジスタ B、256Mバイト空間に対し有効なセグメント ・レジスタをセグメント・レジスタCとする3種 類を備えた場合を例として説明する。

ここで、第2図の構成を述べる。マイコン200の構成要素が実施例1と異なる点は、マイクロシーケンサ部140内のレジスタ選択部243が、PAU150内のセレクター254に出力する1本のセグメント・アドレス・セレクト信号の代わりに、セグメント・アドレスの選択情報をコード化したセグメント・アドレス・セレクト情報243ー2(ここでは、3種類のセグメント・レジスタを有するとしているので、2ビットのコードとする)を出力する点である。

次に、本実施例におけるセグメント・オーバライド・プリフィクス命令を付随したメモリ操作命令によるメモリ空間へのアクセスで、セグメント・レジスタAを使用した場合と、セグメント・レジス

る処理助作を述べる.

PAU150内のオフセット・フドレス・ラッチ151とセグメント・アドレス・ラッチ152 は、従来例、実施例1と同様にそれぞれオフセット・アドレス、セグメント・アドレスをラッチする。

次に、セグメント・アドレス・ラッチ152にラッチされたセグメント・アドレスは、セレクター254では、第11図に示すようにセグメント・アドレス・セレクト情報243ー2= '00'がデコードレス・セレクト情報243ー2= '00'がデコードレス・セレクト情報243ー2= '00'がデコードレスの上位に'00000'(8ビット)を付加した24ビットの値(第11図の@)が選択されPA計算処理部153は、マイクロブログラム制御部141から出力されるPA計算実行信号141ー4に従い、セレクター254から出力される28ビットの内容と、オフセット・アドレス・ラッチ152から出力されるオフセット・アドレスとを第6図

に示すように4ピットずらしで加算し物理フドレスを生成して、BCUlllOに対し出力する。

次に、セグノント・レジスタBを使用した場合 について、第2図。第7図。第11図を用いて説 明する。

本実施例におけるセグメント・レジスタBを使用したメモリ空間へのアクセスの処理動作でセグメント・レジスタAを使用した場合と異なる点は、 以下の様な点である。

レジスタ選択部243は、セレクター254に 対してセグメント・アドレス・セレクト情報243 ー2='01'を出力する。これにより、セレク ター254では、第11図に示すようにセグメント・アドレスの上位に'0000'(4ビット)、 下位に'0000'(4ビット)を付加した24 ビットの値(第11図の®)が選択されPA計算処 理部153に出力される。PA計算処理部153 は、マイクロブログラム制御部141から出力されるPA計算実行信号141-4に従い、セレクター254から出力される24ビットの内容と、

141-4に従い、セレクター254から出力される24ピットの内容と、オフセット・フドレス・ラッチ152から出力されるオフセット・アドレスを第8図に示すように12ピットずらしで加算し物理アドレスを生成して、BCU110に対し出力する。

ここでは、3種類のセグメント・レジスタを仰 えた場合を例にとり述べたが、複数種のセグメント・レジスタを備えた場合についても同様にアク セス可能なことは明らかである。

上述したように本実施例のマイコンは、1 Mバイトのメモリ空間、1 6 Mバイトのメモリ空間、2 5 6 Mバイトのメモリ空間、…等の種々のサイズの異なるメモリ空間と、それぞれに対応したセグメント・レジスタ、セグメント・オーバライド・プリフィクス命令を有する。

(発明の効果)

上述したように、本発明によるマイコンは種々 のサイズのメモリ空間と、それぞれに対応したセ グメント・レジスタ及びセグメント・オーバライ オフセット・アドレス・ラッチ152から出力されるオフセット・アドレスを第7図に示すように8ビットずらしで加算し物理アドレスを生成して、BCU110に対して出力する。

次に、セグノント・レジスタCを使用した場合 について、第2図、第8図、第11図を用いて設 明する。

本実施例におけるセグメント・レジスクCを使用したメモリ空間へのアクセスの処理動作でセグメント・レジスクCを使用した場合と異なる点は、以下の様な点である。

レジスタ選択部243は、セレクター254に対してセグメント・アドレス・セレクト情報243-2=10'を出力する。これにより、セレクター254では、第11図に示すようにセグメント・アドレスの上位に'00000000'(8ビット)を付加した24ビットの値(第11図の@)が選択されPA計算処理部153は、マイクロプログラム制御部141か5出力されるPA計算実行信号

ド・プリフィクス命令を有する。そして、PA計 存におけるセグメント・アドレスとオフセット・ アドレスを加算する際にずらすどット数は、プログラムにおいて、セグメント・オーパライド・プログラムにおいて離れのサイズのメモリ空間をアクセス可能となり、従来のまま 使用することが可能で、またより大宮空間を操作するプログラムを追加して順い ることが可能である。

4. 図面の簡単な説明

第1回は本発明の実施例1のブロック図、第2 図は他の実施例2のブロック図、第3回は従来例のブロック図、第4回は上記一実施例の1Mバイト空間の物理アドレス計算方法図、第5回は従来例および一実施例の16Mバイト空間の物理アドレス計算方法図、第6回は他の実施例の1Mバイト空間の物理アドレス計算方法図、第7回は他の


特別平3-248240(8)

実施例の16Mバイト空間の物理アドレス計算方法図、第8図は他の実施例2の258Mバイト空間の物理アドレス計算方法図、第9図は従来例の1Mバイト空間の物理アドレス計算方法図、第10図は一実施例の物理アドレス計算の処理の流れ図、第11図は他の実施例の物理アドレス計算の処理の流れ図、第11図は他の実施例の物理アドレス計算の処理の流れ図、第12図は従来例の物理アドレス計算の処理の流れ図である。

100.200.300……マイクロコンピュータ、110……バス制御邸(BCU)、120……演算部、130……レジスタ・ファイル、140,340……マイクロ・シーケンサ部、141……マイクロブログラム制御部、141-1……レジスク参照指示情報、141-2……バス制御部制御情報(BCU)制御情報)、141-3……減算部制御情報、141-4……PA計算実行信号、142……プリフィクス制御部、142-1……セグメント・オーバライド・プリフィクス信号、143,243-1、343-1……レジスク選択部、143-1、243-1、343-1……レジス


タ指定情報、 1 4 3 - 2 ……セグメント・アドレス・セレクト信号、 2 4 3 - 2 ……セグメント・アドレス・セレクト情報、 1 5 0 , 3 5 0 … …物理アドレス計算部(PAU)、 1 5 1 , 3 5 1 ……オフセット・アドレス・ラッチ、 1 5 2 , 3 5 2 ……セグメント・アドレス・ラッチ、 1 5 3 , 3 5 3 ……物理アドレス計算処理部(PA計算処理部)、 1 5 4 , 3 5 4 ……セレクター、 1 6 0 ……内部バス、 1 7 0 ……外部バス。

代理人 弁理士 内 原 吾




第1四

- व - १ - १ - १ व्यक्तिम व वृत्यक्तिकृति




的法是一些特別


第 2 図




第3四




第4回




第 5 図




第8 図




· 第9 🛛




第6図




第7 図



the continue that are the linear forther thanks



第 11 図



PARTIAL TRANSLATION

JAPANESE PATENT OFFICE

JAPANESE LAID-OPEN PATENT APPLICATION NO. 3-24820

November 6, 1991

5

MICROCOMPUTER

INDUSTRIAL APPLICATION

The present invention relates to a microcomputer employing a segment method for memory addressing.

PROBLEMS TO BE SOLVED

10

15

20

A microcomputer employing a conventional segment method generates a physical address by shifting the segment address and offset address for a predetermined number of bits. In so doing, the size of the maximum memory space is fixed, making the method inapplicable for a system demanding a larger memory space.

MEANS TO SOLVE THE PROBLEM

A microcomputer of the present invention is characterized in that it comprises:

qualification control means for outputting qualification control information when a decoded input instruction is a qualification instruction that includes a function to alter a part of a predetermined operation;

register control means for outputting register

specifying information to select a predetermined register upon detection of the control storage information, and for outputting shift information that provides an amount of bits by which the register value read out by the register specification information is shifted; and

address generating means for generating a memory address by adding one of the value contained in the instruction code or stored in a register specified by the instruction code and the value generated by an operation processing unit to the value shifted by the shift information.

EFFECT

- 5

10

15

20

The microcomputer of the present invention includes a memory spaces of a variety sizes, and corresponding segment registers and segment-override-prefix instructions. The number of bits to be shifted when adding the segment address and offset address in the PA computation can be changed by using the segment-override-prefix instructions separately in the program. By so doing, the memory spaces of various sizes can be accessed in the program. As a result, not only programs constructed for a conventional small memory, but also programs performed be space can memory larger operating а simultaneously.